### SYNCHRONOUS DC-TO-DC CONVERTER

Patent Number:

JP11187649

Publication date:

1999-07-09

Inventor(s):

**AOYAMA TADAO** 

Applicant(s):

**NEW JAPAN RADIO CO** 

Requested Patent:

**JP11187649** 

Application

JP19970363726 19971217

Priority Number(s):

IPC Classification:

H02M3/155

EC Classification:

Equivalents:

#### **Abstract**

PROBLEM TO BE SOLVED: To provide a synchronous DC-to-DC converter of relatively a simple circuit constitution and moreover is possible of high-speed operation.

SOLUTION: When a main switching element 1 is turned on, the signal of a logical value 'high' is outputted from a fourth comparator 18, and an RSFF (set reset flip flop) 22 is reset, and the gate of a switching element 6 for commutation is put in such a condition that the logical value is low, so that the switching element 6 for commutation is turned off. On the other hand, when the main switching element 1 is turned off, the signal of the logical value which is high is outputted from a third comparator 17, and the RSFF 22 is set, and the gate of the switching element 6 for commutation is put in such condition that the logical value is high, so the switching element 6 for commutation is turned off, and the main element 1 and the switching element 6 for commutation are alternately turned on and turned off.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

# (12) 公開特許公報 (A) (11) 特許出願公開番号

特開平11-187649

(43)公開日 平成11年(1999)7月9日

(51) Int. C1. 6

識別記号

H02M 3/155 FI

H02M 3/155 Н

審査請求 未請求 請求項の数4

FD

(全7頁)

(21)出願番号

特願平9-363726

(22)出願日

平成9年(1997)12月17日

(71)出願人 000191238

新日本無線株式会社

東京都中央区日本橋横山町3番10号

(72) 発明者 青山 直生

埼玉県上福岡市福岡二丁目1番1号 新日本


無線株式会社川越製作所内

## (54) 【発明の名称】同期型DC/DCコンバータ

#### (57)【要約】

|【課題】 回路の構成が比較的簡単で、かつ、高速動作 が可能な同期型のDC/DCコンバータを提供する。

【解決手段】 主スイッチング素子1がオンとなると、 第4のコンパレータ18から論理値Highの信号が出 力され、RSFF22がリセットされて、転流用スイッ チング素子6のゲートが論理値Low状態とされるた め、転流用スイッチング素子6は、オフ状態とされる一 方、主スイッチング素子1がオフとなると、第3のコン パレータ17から論理値Highの信号が出力され、R SFF22がセットされて、転流用スイッチング素子6 のゲートが論理値High状態とされるため、転流用ス イッチング素子6は、オン状態となり、主スイッチング 素子 1 と転流用スイッチング素子 6 とが交互にオン・オ フされるようになっている。



#### 【特許請求の範囲】

【請求項1】 入力端と出力端との間に主スイッチング 素子とコイルとが直接接続されると共に、前記主スイッ チング素子とコイルとの接続点とアースとの間に転流用 スイッチング素子が設けられ、前記主スイッチング素子 と前記転流用スイッチング素子とが交互に導通、非導通 状態とされ、前記出力端に所定の直流出力電圧が得られ るよう構成されてなる同期型DC/DCコンバータであ って、

前記主スイッチング素子と前記コイルとの接続点の電圧 10 と、前記出力端における電圧とに基づいて、前記転流用 スイッチング素子の動作を制御する転流用スイッチング 素子制御手段を具備したことを特徴とする同期型DC/ DCコンバータ。

【請求項2】 転流用スイッチング素子制御手段は、主 スイッチング素子とコイルとの接続点における電圧を分 圧する入力側分圧手段と、

出力端における出力電圧を2つの異なる電圧に分圧する 出力側分圧手段と、

側分圧手段により得られた2つの分圧電圧の内、電圧値 の高い一方の分圧電圧とを比較する第1の比較器と、

前記入力側分圧手段により得られた分圧電圧と前記出力 側分圧手段により得られた2つの分圧電圧の内、電圧値 の低い他方の分圧電圧とを比較する第2の比較器と、

前記第1の比較器の出力信号によりセット状態とされる 一方、前記第2の比較器の出力信号によりリセット状態 とされ、出力信号が前記転流用スイッチング素子の動作 制御に用いられるセット・リセットフリップフロップと を具備してなることを特徴とする請求項1記載の同期型 30 DC/DCコンバータ。

【請求項3】 入力側分圧手段及び出力側分圧手段は、 それぞれ別個に設けられた、直列接続された複数の抵抗 器から構成されてなるものであることを特徴とする請求 項2記載の同期型DC/DCコンバータ。

【請求項4】 主スイッチング素子の動作を制御する主 スイッチング素子制御手段と、

出力電圧を分圧する主スイッチング素子制御用出力電圧 分圧手段とを具備し、

前記主スイッチング素子制御手段は、前記主スイッチン 40 グ素子制御用出力電圧分圧手段の分圧電圧に基づいて前 記主スイッチング素子の動作を制御し、

前記主スイッチング素子制御用出力電圧分圧手段は、直 列接続された複数の抵抗器から構成されてなるもので、 当該直列接続された複数の抵抗器は、出力側分圧手段を 兼ねるものであることを特徴とする請求項2記載の同期 型DC/DCコンパータ。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、直流電圧の変換を 50 そして、この同期型DC/DCコンバータは、主スイッ

行うDC/DCコンパータに係り、特に、いわゆる同期 型DC/DCコンバータの改良に関するものである。 [0002]

【従来の技術】従来、この種のDC/DCコンバータと しては、例えば、図3に示されたようなものがある。図 3に示された非同期型のDC/DCコンバータは、入力 直流電圧Vccが印加される主スイッチング素子(図3 及び図4においては「Q1」と表記) 31を、導通(以 下、「オン」という。)あるいは遮断(以下、「オフ」 という。) させることにより、主スイッチング素子31 に接続されたコイル(図3及び図4においては「L1」 と表記)32に励起される交流電圧を、転流用ダイオー ド(図3及び図4において「D1」と表記)33と平滑 用コンデンサ(図3及び図4においては「C1」と表 記)34によって整流し、出力端子35から負荷(図3 及び図4においては「LOAD」と表記)36に出力す るように構成されている。

【0003】そして、この非同期型のDC/DCコンバ ータでは、出力端子35とアースとの間に直列に接続さ 前記入力側分圧手段により得られた分圧電圧と前記出力 20 れた抵抗器(図3及び図4においては「R1」と表記) 37と抵抗器(図3及び図4においては「R2」と表 記) 38の接続点から出力電圧に対応する大きさのいわ ゆる分圧電圧が得られ、この分圧電圧がコンパレータ3 9によって基準電圧Vsと比較されるようになってい る。さらに、コンパレータ39の比較結果と、所定周波 数の信号を出力する発振器(図3及び図4においては 「OSC」と表記) 41の出力とがコンパレータ42に よって比較され、このコンパレータ42の比較結果に基 づいて、主スイッチング素子31がオン・オフ制御され ることにより、出力端子35から所定の電圧に変換され た直流電圧が出力されるようになっている。

> 【0004】非同期型のDC/DCコンバータでは、主 スイッチング素子31がオフ状態のときに、コイル32 の入力側は、転流用ダイオード33を介して接地され る。その際、コイル32の入力側は、励起された電流が ゼロになるように、完全に接地されるのが望ましいが、 実際には、転流用ダイオード33の順方向における電圧 降下分だけ、電位差が生じてしまい、完全には接地され ない。そのため、非同期型のDC/DCコンバータは、 転流用ダイオード33に生じる電圧降下の分だけ、いわ ゆる電力変換効率が悪化してしまうという問題点があっ た。

> 【0005】そこで、かかる問題点を解決し、電力変換 効率を向上し得るものとして、例えば、図4に示すよう な構成を有してなる同期型のDC/DCコンバータが提 案されている。この同期型DC/DCコンバータは、転 流用ダイオード33と並列に接続され、順方向電圧が転 流用ダイオード33よりも低い転流用のスイッチング素 子(図4において「Q2」と表記)43を備えている。

チング素子31と転流用のスイッチング素子43を、ロジック回路(図4においては「LOG」と表記)44により交互にオン・オフさせて、コイル32の入力側を転流用のスイッチング素子43を介して接地させ、電力変換効率を向上させるようになっている。

#### [0006]

【発明が解決しようとする課題】ところで、上述の後者の同期型のDC/DCコンバータでは、ロジック回路44を用いて、主スイッチング素子31と転流用のスイッチング素子43を交互にオン・オフさせているが、この10ロジック回路44の動作上、主スイッチング素子31と転流用のスイッチング素子43が、同時にオン状態となることを完全に避けることができない。この同期型のDC/DCコンバータにおいて、主スイッチング素子31と転流用のスイッチング素子43が、同時にオン状態となると、主スイッチング素子43が、同時にオン状態となると、主スイッチング素子31の出力側の電圧Vccが、そのまま転流用のスイッチング素子33を介してアース側に流れてしまい、この2つのスイッチング素子31、43の動作が重複する短時間の間、出力電圧が瞬時零ッ近傍まで低下してしまうという不都合がある。20

【0007】そこで、主スイッチング素子31と転流用のスイッチング素子43が、同時にオン状態となることを防ぐために、従来は、例えば、ロジック回路44において、発振器41の動作周波数よりも高速なパルスにより、一定の遅延時間を発生させて、この遅延時間を利用して、主スイッチング素子31と転流用のスイッチング素子43が、同時にオン状態となるタイミングが生じないようなタイムシーケンスを作成するようにすることも行われている。

【0008】しかし、このように、発振器41の動作周 30 波数よりも高速なペルスにより、一定の遅延時間を発生)させて、主スイッチング素子31と転流用のスイッチング素子43が、同時にオン状態となるタイミングが生じないようなタイムシーケンスを作成するように構成した場合には、回路の構成が複雑となり装置の高価格化を招く。また、一定の遅延時間を発生させて、主スイッチング素子31と転流用のスイッチング素子43が、同時にオン状態となるのを防止しているため、遅延時間を発生させる分だけ、回路の高速動作性に限界が生ずるという新しい問題点を有している。 40

【0009】本発明は、上記実情に鑑みてなされたもので、回路の構成が比較的簡単で、かつ、高速動作が可能な同期型のDC/DCコンバータを提供することを目的とするものである。本発明の他の目的は、主スイッチング素子と転流用スイッチング素子が同時にオン状態となることがないように両素子の動作タイミングに遅延時間を設けるようなタイムシーケンスを要するような回路を用いることなく、電力変換効率が良好で、かつ、比較的安価な同期型のDC/DCコンバータを提供することにある。

[0010]

【課題を解決するための手段】請求項1記載の発明に係る同期型DC/DCコンバータは、入力端と出力端との間に主スイッチング素子とコイルとが直接接続されると共に、前記主スイッチング素子とコイルとの接続点とアースとの間に転流用スイッチング素子が設けられ、前記主スイッチング素子と前記転流用スイッチング素子とが交互に導通、非導通状態とされ、前記出力端に所定の直流出力電圧が得られるよう構成されてなる同期型DC/DCコンバータであって、 前記主スイッチング素子と前記コイルとの接続点の電圧と、前記出力端における電圧とに基づいて、前記転流用スイッチング素子の動作を制御する転流用スイッチング素子制御手段を具備してなるものである。

【0011】特に、転流用スイッチング素子制御手段 は、主スイッチング素子とコイルとの接続点における電 圧を分圧する入力側分圧手段と、出力端における出力電 圧を2つの異なる電圧に分圧する出力側分圧手段と、前 記入力側分圧手段により得られた分圧電圧と前記出力側 20 分圧手段により得られた2つの分圧電圧の内、電圧値の 高い一方の分圧電圧とを比較する第1の比較器と、前記 入力側分圧手段により得られた分圧電圧と前記出力側分 圧手段により得られた2つの分圧電圧の内、電圧値の低 い他方の分圧電圧とを比較する第2の比較器と、前記第 1の比較器の出力信号によりセット状態とされる一方、 前記第2の比較器の出力信号によりリセット状態とさ れ、出力信号が前記転流用スイッチング素子の動作制御 に用いられるセット・リセットフリップフロップとを具 備してなるものが好適である。

【0012】かかる構成においては、コイルの入力側及 び出力側の電圧を、それぞれ入力側分圧手段と出力側分 圧手段により検出し、第1及び第2の比較器によるそれ らの分圧電圧の比較結果に基づいて、セット・リセット フリップフロップを介して転流用スイッチング素子がオ ン・オフ制御されるように構成されている。すなわち、 主スイッチング素子がオン状態となると、コイルの入力 側の分圧電圧が、コイルの出力側の分圧電圧よりも大と なるように回路定数が設定されており、かつ、第1のコ ンパレターからは論理値Lowの信号が、第2のコンパ レータからは論理値Highの信号が、それぞれ出力さ 40 れるようになっている。これにより、セット・リセット フリップフロップがリセットされて論理値Lowの信号 が転流用スイッチン素子へ印加される結果、転流用のス イッチング素子は、オフ状態とされる。一方、主スイッ チング案子がオフ状態となった場合には、上述とは逆 に、転流用のスイッチング素子がオン状態とされるよう になっており、結局、主スイッチング素子がオン状態と なるときには、転流用スイッチング素子を確実にオフ状 態に、主スイッチング素子がオフ状態となるときには、

0 転流用スイッチング素子を確実にオン状態に、それぞれ

40

制御でき、従来と異なり、タイムシーケンスによる遅延時間を設定するような構成が必要ないので、高速動作が可能でかつ効率のよい同期型のDC/DCコンバータが提供されることとなるものである。

#### [0013]

【発明の実施の形態】以下、本発明の実施の形態につい て、図1及び図2を参照しつつ説明する。なお、以下に 説明する部材、配置等は本発明を限定するものではな く、本発明の趣旨の範囲内で種々改変することができる ものである。最初に、本発明の実施の形態における同期 10 型DC/DCコンバータの第1の回路構成例について図 1を参照しつつ説明する。この同期型DC/DCコンバ ータは、所定の直流電圧Vccが印加される主スイッチ ング素子(図1及び図2においては「Q1」と表記)1 を備えている。ここで、主スイッチング素子1として は、NチャンネルMOS FETトランジスタが用いら れている。この主スイッチング素子1の出力側には、コ イル(図1及び図2においては「L1」と表記)2が直 列に接続されており、このコイル2は、出力端子3を介 して負荷(図1及び図2においては「LOAD」と表 記) 4に接続されている。

【0014】また、コイル2の入力側には、転流用ダイ オード (図1及び図2においては「D1」と表記) 5の カソード側と、転流用スイッチング素子 (図1及び図2 においては「Q2」と表記) 6の一端とが、それぞれ接 続されていると共に、これら転流用ダイオード5と転流 用スイッチング素子6の他端は、接地されている。ここ で、転流用スイッチング素子6としては、Nチャンネル MOS FETトランジスタが用いられている。さら に、コイル2の出力側には、平滑用のコンデンサ(図1 及び図2においては「C1」と表記)7の一端と、出力 電圧に対応する大きさのいわゆる分圧電圧を検出するた め直列に接続された第1の抵抗器(図1及び図2におい ては「R1」と表記)8と第2の抵抗器(図1及び図2 においては「R2」と表記)9の内、第1の抵抗器8の 一端が、それぞれ接続されており、これら平滑用のコン デンサ7の他端と、第2の抵抗器9の他端は、共に接地 されている。

【0015】第1の抵抗器8と第2の抵抗器9の接続点は、第1のコンパレータ10の反転入力端子に接続され、この第1のコンパレータ10の非反転入力端子には、所定の基準電圧Vsが印加されており、出力端子3における出力電圧の大きさに対応した第1及び第2の抵抗器8,9によるいわゆる分圧電圧が基準電圧Vsと比較され、その比較結果が、第2のコンパレータ13の反転入力端子へ入力されるようになっている。第2のコンパレータ13は、その出力端子が主スイッチング素子1のゲートに接続される一方、非反転入力端子には、所定の周波数信号を出力する発振器(図1及び図2においては「OSC」と表記)12の出力段が接続されており、

第2のコンパレータ13の比較結果に基づいて、主スイッチング素子1がオン・オフ制御され、出力端子3から 負荷4へ所定の直流電圧が出力されるようになってい る。

6

【0016】ところで、上述した構成部分は、基本的には従来のものと同一であるが、この第1の回路構成例では、さらに、コイル2の入力側と出力側の電圧を検出して、転流用スイッチング素子6のオン・オフを制御する転流用スイッチング素子制御回路14を備えている。すなわち、転流用スイッチング素子制御回路14は、コイル2の入力側の電圧を検出するため直列に接続された入力側分圧手段を構成する第3の抵抗器(図1及び図2においては「R4」と表記)16を備えており、第3の抵抗器15の一端は、コイル2の入力側に接続され、第4の抵抗器16の他端が接地されている。

【0017】そして、第3の抵抗器15と第4の抵抗器 16の接続点は、第3のコンパレータ17の反転入力端 子と第4のコンパレータ18の非反転入力端子に、それ 20 ぞれ接続されており、コイル2の入力側の電圧に対応し た分圧電圧がそれぞれ印加されるようになっている。ま た、コイル2の出力側には、出力側分圧手段を構成する 直列に接続された第5の抵抗器 (図1及び図2において は「R5」と表記)19と、第6の抵抗器(図1及び図 2においては「R6」と表記) 2·0と、第7の抵抗器 (図1及び図2においては「R7」と表記) 21とが備 えられており、第5の抵抗器19の一端がコイル2の出 力側に接続される一方、第7の抵抗器21の他端が接地 されている。第5の抵抗器19と第6の抵抗器20の接 続点は、第1の比較器としての第3のコンパレータ17 の非反転入力端子に接続される一方、第6の抵抗器20 と第7の抵抗器21の接続点は、第2の比較器としての 第4のコンパレータ18の反転入力端子に接続されてい

【0018】また、第3のコンパレータ17の出力端子は、公知・周知の回路構成を有してなるセット・リセットフリップフロップ(以下「RSFF」と言う)22のセット端子に接続される一方、第4のコンパレータ18の出力端子は、RSFF22のリセット端子に接続されている。 そして、RSFF22の出力端子は、転流用スイッチング素子6のゲートに接続されており、このRSFF22の出力に応じて、転流用スイッチング素子6がオン・オフ駆動されるようになっている。

【0019】次に、上記構成における動作について図1を参照しつつ説明する。まず、主スイッチング素子1がオンされると、コイル2の入力側のA点の電圧は、入力電圧Vccと略等しい値まで上昇する。すると、このA点の電圧は、コイル2の入力側の電圧を検出するために設けられた第3及び第4の抵抗器15,16によって分50圧され、これらの第3及び第4の抵抗器15,16の接

10

続点には、A点の電圧に対応した第3及び第4の抵抗器 15, 16の抵抗比によって定まる分圧電圧が生じる。 この第3及び第4の抵抗器15,16の接続点に生じた 分圧電圧は、第3のコンパレータ17の反転入力端子 と、第4のコンパレータ18の非反転入力端子にそれぞ れ印加される。

【0020】一方、この場合、コイル2の出力側の電圧 は、先のA点における電圧に対してコイル2の電圧降下 分だけ低いものとなる。そして、このコイル2の出力側 の電圧は、第5乃至第7の抵抗器19~21により分圧 され、第5及び第6の抵抗器19,20の接続点におけ る分圧電圧が第3のコンパレータ17の非反転入力端子 へ、第6及び第7の抵抗器20,21の接続点における 分圧電圧が第4のコンパレータ18の反転入力端子へ、 それぞれ印加されることとなる。

【0021】ここで、先の第3及び第4の抵抗器15, 16による分圧電圧が、第5及び第6の抵抗器19,2 0の接続点における分圧電圧よりも大となるように、こ れら第3及び第4の抵抗器15,16並びに第5乃至第 7の抵抗器19~21の各抵抗値が予め設定されている ため、結局、上述したように分圧電圧が第3及び第4の コンパレータ17、18に印加されると、第3のコンパ レータ17からは、論理値Lowに対応する出力信号 が、第4のコンパレータ18からは、論理値Highに 対応する出力信号が、それぞれ出力されることとなる。 【0022】その結果、RSFF22が第4のコンパレ ータ18の出力信号によりリセットされ、その出力Q は、論理値Lowの状態となり、これが転流用スイッチ ング素子6のゲートに印加されるため、転流用スイッチ ング素子6はオフ状態とされることとなる。

【0023】次に、主スイッチング素子1がオフ状態と ) されると、コイル2の入力側のA点の電圧は、転流用ダ イオード5の順方向電圧V<sub>F</sub>に向かって下降する。一 方、このコイル2の入力側のA点の電圧が順方向電圧V Fに向かって下降する間に、コイル2の出力側における 電圧は、コイル2の作用により入力側のA点の電圧変化 とは異なり、急激に下降せずに緩慢に変化するため、第 3及び第4の抵抗器15,16の接続点における分圧電 圧は、第5の抵抗器19と第6の抵抗器20の接続点に おける分圧電圧及び第6の抵抗器20と第7の抵抗器2 1の接続点における分圧電圧に比して即座に低くなり、 その結果、第3のコンパレータ17からは、論理値Hi ghに対応する出力信号が、第4のコンパレータ18か らは、論理値Lowに対応する出力信号が、それぞれ出 力され、RSFF22の出力Qが論理値Highの状態 となる。このため、転流用スイッチング素子6は、オン 状態とされ、A点の電圧は、先の順方向電圧Voより低 い略接地電位に近い状態となる。

【0024】上述したような主スイッチング素子1のオ ン・オフ動作に伴う動作が繰り返されることで、第1の 50 3~26の各抵抗値は、図1に示された回路構成例の動

抵抗器8と第2の抵抗器9の抵抗値の大きさで決定され る出力電圧が、出力端子3から負荷4へ供給され、主ス イッチング素子1がオフの間、順方向電圧V<sub>F</sub>が残るこ とに起因する従来のような電力変換効率の低下が確実に 回避されることとなる。なお、主スイッチング素子1の オン・オフ制御については、従来と基本的に変わるとこ ろがないので、上述の動作説明においては省略したが、 ここで、概略的に説明すれば、まず、出力電圧は、第1 及び第2の抵抗器8,9により分圧されたものが、第1 のコンパレータ10の反転入力端子に印加され、基準電 圧Vsと比較される。そして、この第1及び第2の抵抗 器8,9による分圧電圧が基準電圧Vs以下の場合に、 第1のコンパレータ10から論理値Highに対応する 信号が出力され、これが第2のコンパレータ13におい て、発振器12からの信号と比較される結果、主スイッ チング索子1がオン・オフ制御されるようになってい。

【0025】なお、第3のコンパレータ17及び第4の コンパレータ18の閾値および入力範囲は、第3及び第 4の抵抗器15,16並びに第5乃至第7の抵抗器19 ~21の値を変えることによって適宜調整することがで きる。また、転流用スイッチング素子6がオン状態とな るときの関値を、入力電圧Vcc近辺に、オフ状態とな るときの閾値を、グランド電圧近辺に、それぞれ設定す ることにより、この転流用スイッチング案子6を速やか にオン・オフすることができるタイミングを得ることが

【0026】次に、第2の回路構成例について図2を参 照しつつ説明する。なお、図1に示された回路構成例と 同一の構成要素については、同一の符号を付してその詳 細な説明は省略し、以下、異なる点を中心に説明するこ ととする。この第2の回路構成例における同期型DC/ DCコンバータは、第1のコンパレータ10のための分 圧電圧を得る抵抗器と、第3及び第4のコンパレータ1 7, 18のための分圧電圧を得る抵抗器との共有を図 り、回路の簡素化を図ったものである。

【0027】すなわち、具体的には、コイル2の出力側 において、コイル2の出力側の端部とアースとの間に、 先の図1に示された回路構成例における第1及び第2の 抵抗器8,9と第5乃至第7の抵抗器19~21に代え て、第8乃至第11の抵抗器23~26が直列接続され ている。また、第8の抵抗器23と第9の抵抗器24と の接続点が、第3のコンパレータ17の非反転入力端子 へ、第9の抵抗器24と第10の抵抗器25との接続点 が第1のコンパレータ10の反転入力端子へ、第10の 抵抗器25と第11の抵抗器26との接続点が第4のコ ンパレータ18の反転入力端子へ、それぞれ接続されて

【0028】そして、これら第8乃至第11の抵抗器2

作説明で説明したと同様な各コンパレータ10, 17, 18の動作が得られるように、それぞれ設定されたもの となっている。したがって、回路動作としては、先の図 1に示された第1の回路構成例の場合と基本的に同一で あるので、ここでの再度の説明は省略することとする。

【0029】この第2の回路構成例においては、第1の コンパレータ10と、第2のコンパレータ13と、発振 器12とにより主スイッチング素子制御手段が実現さ れ、第8乃至第11の抵抗器23~26により出力電圧 分圧手段及び主スイッチング素子制御用出力電圧分圧手 10 段が実現されたものとなっている。

【0030】なお、上述した本発明の実施の形態では、 主スイッチング素子1及び転流用スイッチング素子6と して、NチャンネルMOS FETトランジスタを用い た場合について説明したが、これに限定されるものでは なく、他のMOS FETや、バイポーラ素子を用いて も、また、FET素子とパイポーラ素子とを組み合わせ た構成としてもよく、いずれにあっても同様の動作を得 ることができる。また、主スイッチング素子1及び転流 用スイッチング素子6は、n段のFET素子を直列又は 20 並列に接続したもの、あるいはn段のバイポーラ素子を 直列又は並列に接続した構成としてもよく、その場合に あっても基本的に同様の動作を得ることができる。

【0031】さらに、上述した本発明の実施の形態で は、主スイッチング素子1とコイル2の接続点Aの電 圧、及び出力電圧を検出するための分圧手段として、抵 抗器を用いたが、FETのいわゆるオン抵抗を利用して 分圧するような構成としても、同様な動作を得ることが できる。またさらに、抵抗器とFET素子、あるいは抵 抗器とバイポーラ素子とを組み合わせた分圧手段を構成 30 するようにしても同様である。

【0032】また、転流用スイッチング素子6を制御す るための制御回路の電源は、入力電圧Vccあるいは出 力電圧のいずれかから供給するように構成しても良い。

さらに、起動時は入力電圧Vccから、その後は出力電 圧から供給するように切り替えるようにしても、同様の 動作を得る得ることができる。

#### 100331

【発明の効果】以上説明したように、本発明によれば、 転流用スイッチング素子の動作を、コイルの入力側の電 圧と、出力電圧とに基づいて制御できるような構成とす ることにより、従来のような特別のタイムシーケンスの 作成を要するような回路を用いることなく、主スイッチ ング素子と転流用スイッチング素子を確実に交互にオン ・オフ状態とすることができ、回路の構成が比較的簡単 で、かつ、高速動作が可能な同期型のDC/DCコンバ 一夕を提供することができるものである。

#### 【図面の簡単な説明】

【図1】本発明の実施の形態における同期型DC/DC コンバータの第1の回路構成例を示す回路図である。

【図2】本発明の実施の形態における同期型DC/DC コンバータの第2の回路構成例を示す回路図である。

【図3】従来の非同期型DC/DCコンバータの回路構 成例を示す回路図である

【図4】従来の同期型DC/DCコンバータの回路構成 例を示す回路図である。

#### 【符号の説明】

1…主スイッチング素子

2…コイル

5…転流用のダイオード

6…転流用スイッチング素子

10…第1のコンパレータ

13…第2のコンパレータ


14…転流用スイッチング素子制御回路

17…第3のコンパレータ


18…第4のコンパレータ

22 ··· R S F F


【図1】



【図2】



【図3】



[図4]

